《半導體》備戰次世代AI 聯發科推共封裝光學ASIC

聯發科展示的異質整合共封裝光學元件（Co-Package Optics，即CPO）採用112Gbps長距離SerDes（112G LR SerDes）和光學模組，較目前市面上其他方案可進一步縮減電路板面積、降低裝置成本、增加頻寬密度，並降低系統功耗達50%之多。此外， Ranovus公司的Odin光學引擎提供內建及外接的雷射光學模組，以因應不同的應用情境。

憑藉在3奈米先進製程、2.5D和3D先進封裝技術的能力再加上在散熱管理，產品可靠性，以及光學領域的豐富經驗，聯發科新世代客製化晶片設計平臺能提供客戶在高效能運算（HPC）、人工智慧（AI）、機器學習（ML）和資料中心網路的最新技術。

聯發科資深副總經理遊人傑表示，生成式AI的崛起，不僅帶動了記憶體頻寬和容量提升的需求，對傳輸介面的密度和速度的需求也急遽增加。掌握最新的光電介面整合技術，讓聯發科技能爲資料中心提供最先進、最有彈性的客製化晶片解決方案。

聯發科的ASIC設計平臺涵蓋從設計到生產過程所需，完整解決方案提供業界最新技術，如裸晶對裸晶介面（Die-to-Die Interface，如MLink，UCIe）、封裝技術（InFO，CoWoS，Hybrid CoWoS等）、高速傳輸介面（PCIe，HBM）、熱力學與機構設計整合等，以滿足客戶最嚴苛的需求。