聯電與Cadence毫米波參考流程 達成一次完成矽晶設計

經驗證的聯電28HPC+解決方案非常適合生產應用於高速毫米波設備的晶片，並支援高達110GHz的電路設計應用，例如聚睿電子的低噪音放大器設計，可提供精確的矽製程模型。

Cadence Virtuoso RF解決方案結合了多個電磁（EM）求解器，使聚睿電子能夠獲得精確的矽製程結果。更具體地說，聚睿電子使用了業界黃金標準的電磁模擬器Cadence EMX Planar 3D Solver電磁模擬工具，爲CMOS設計建立精準電磁模型，大幅度減少了從電路佈局設計到佈局後模擬驗證所需的設計週期。

與過往的設計流程相較，聚睿電子更快地實現了一次完成矽晶設計並擁有精確的矽製程設計成果。當聚睿電子將模擬結果與其60GHz低噪音放大器的矽製程測量值進行比較時，發現其正向穿透係數（S21，即正向增益）在峰值頻率、峰值和雜訊指數（NF）等指標誤差皆僅落在中段個位數百分比範圍內。