智原發表SoC開發平臺 超低功耗
特殊應用晶片（ASIC）暨矽智財廠智原（3035）強攻55奈米物聯網應用市場，繼日前發表基於聯電55奈米超低功耗製程（55ULP）的PowerSlash基礎矽智財（IP）方案後，昨（19）日再宣佈推出55奈米Uranus超低功耗系統單晶片（SoC）開發平臺，可協助加速物聯網應用的系統軟硬體開發時程。
智原昨日發表55奈米Uranus超低功耗SoC開發平臺，加速物聯網應用的系統軟硬體開發時程。Uranus爲智原以微控制器（MCU）爲基礎的SoC開發平臺最新成員，內建智原PowerSlash IP、USB 2.0介面、12-bit 8-channel ADC及10-bit DAC電源管理核心、嵌入式快閃記憶體、與完善的軟體開發套件支援，協助物聯網晶片的節能技術晉升至全新的水平。
智原SoC開發平臺系列，能夠在晶片製作前先協助軟體設計，加快系統產品的上市時間，並提供整合的建構環境，包含主流的處理器核心、預先驗證的自有介面、SoC系統架構，及軟體開發套件。智原獨特的加速模式（Turbo Mode）設計，更改變了原有的效能功耗平衡點，使得MCU核心得以在限制功耗下有機會達到2倍的效能。
智原科技總經理王國雍表示，智原領航ASIC設計服務創新，SoC開發平臺不僅能幫助客戶的晶片設計，也協助其系統開發。
新一代物聯網晶片設計需要兼顧超低功耗和高效能，爲了實現此關鍵技術，智原開發全新的Uranus平臺，會是最合適的物聯網應用開發工具，能協助客戶達成進軍物聯網市場目標。
受到客戶進行庫存調整影響，智原9月合併營收月減16.3％達4.69億元，較去年同期減少12.3％，第三季合併營收15.39億元，較第二季衰退15.2％，符合先前法說會中營收恐較上季衰退14～18％的預期。